募集要項
会社名
ポジション名
FPGAエンジニア
仕事内容
◆ki-labsについて
当社が2024年10月に設立した「ki-labs(ケーアイラボ)」は、「次世代のコンピュータ技術とビジネスを融合させるための研究開発(R&D)組織」です。
従来のソフトウェア開発やコンサルティングの枠を超え、ハードウェアとソフトウェアの両面からAIの性能を極限まで引き出すことに注力しています。
◆募集ポジションについて
本部門は、最先端のFPGA・デジタル回路技術を用いたAI推論アクセラレータおよび、それらを中核とした次世代コンピューティング基盤の研究開発をミッションとしています。
「ハードウェアの性能を最大限に引き出し、実社会の課題をAIで解決する」ことを掲げ、独自の回路設計から、それを利用するためのソフトウェアスタックまでを一貫して開発しています。
本ポジションは、AIアルゴリズムをFPGA上で高速化するためのデジタル回路設計・実装を担うスペシャリストを募集します。
PC側のアプリケーション開発チームと密に連携し、システム全体のボトルネックを解消する「心臓部」を作り上げるポジションです。
◆職務内容
FPGAを用いたAI推論ロジックのRTL設計、実装、および検証を担当していただきます。
単なる回路設計にとどまらず、AIモデルのハードウェア最適化(量子化・枝刈り等)の検討から、上位システムとの高速通信インターフェースの実装まで幅広く携わります。
◆職務内容の詳細
・CNNやTransformerなどのAIモデルをFPGA上で効率よく動かすための演算ユニットおよびメモリコントローラの設計・実装
・PCIe、10G/25G Ethernet、DDR4/HBM2等を用いた、PC・サーバ側との高速データ転送路の構築
・制約条件を満たすための配置配線最適化、および実機(FPGA評価ボード/自社ボード)での動作検証
・PC側エンジニアと連携した通信プロトコルの定義、およびドライバ開発のためのレジスタマップ作成
当社が2024年10月に設立した「ki-labs(ケーアイラボ)」は、「次世代のコンピュータ技術とビジネスを融合させるための研究開発(R&D)組織」です。
従来のソフトウェア開発やコンサルティングの枠を超え、ハードウェアとソフトウェアの両面からAIの性能を極限まで引き出すことに注力しています。
◆募集ポジションについて
本部門は、最先端のFPGA・デジタル回路技術を用いたAI推論アクセラレータおよび、それらを中核とした次世代コンピューティング基盤の研究開発をミッションとしています。
「ハードウェアの性能を最大限に引き出し、実社会の課題をAIで解決する」ことを掲げ、独自の回路設計から、それを利用するためのソフトウェアスタックまでを一貫して開発しています。
本ポジションは、AIアルゴリズムをFPGA上で高速化するためのデジタル回路設計・実装を担うスペシャリストを募集します。
PC側のアプリケーション開発チームと密に連携し、システム全体のボトルネックを解消する「心臓部」を作り上げるポジションです。
◆職務内容
FPGAを用いたAI推論ロジックのRTL設計、実装、および検証を担当していただきます。
単なる回路設計にとどまらず、AIモデルのハードウェア最適化(量子化・枝刈り等)の検討から、上位システムとの高速通信インターフェースの実装まで幅広く携わります。
◆職務内容の詳細
・CNNやTransformerなどのAIモデルをFPGA上で効率よく動かすための演算ユニットおよびメモリコントローラの設計・実装
・PCIe、10G/25G Ethernet、DDR4/HBM2等を用いた、PC・サーバ側との高速データ転送路の構築
・制約条件を満たすための配置配線最適化、および実機(FPGA評価ボード/自社ボード)での動作検証
・PC側エンジニアと連携した通信プロトコルの定義、およびドライバ開発のためのレジスタマップ作成
求める経験
■応募資格(必須)
・Verilog / SystemVerilogを用いた論理設計の実務経験(3年以上)
・FPGA開発ツール(Vivado / Quartus等)を用いた一連の開発経験
■応募資格(歓迎)
・AXI4などの標準バスインターフェースを用いた回路設計経験
・AIアルゴリズム(CNN等)をハードウェアへ実装するための定点化・量子化に関する知見
・オシロスコープやロジックアナライザを用いたハードウェアデバッグの知見
・PCIe Gen3/4 や NVMe, RoCE などの高速プロトコルの実装経験
・Python または C/C++ を用いた検証環境(UVM等)の構築経験
■求める人物像
・回路の効率性、性能限界に挑むことに妥協しない方
・自分の回路がシステム全体(上位アプリ)の中でどう機能するかを意識して設計できる方
・タイミングエラーや通信不具合に対し、論理的な仮説を立てて粘り強く解決できる方
・ソフトウェアエンジニアと対等に議論し、互いの領域を尊重しながら最適な境界線を模索できる方
・FPGA業界の最新トレンドや、新しいアーキテクチャを試すことに貪欲な方
・前例のない複雑な処理のハードウェア化に対しても、前向きに取り組める方
・Verilog / SystemVerilogを用いた論理設計の実務経験(3年以上)
・FPGA開発ツール(Vivado / Quartus等)を用いた一連の開発経験
■応募資格(歓迎)
・AXI4などの標準バスインターフェースを用いた回路設計経験
・AIアルゴリズム(CNN等)をハードウェアへ実装するための定点化・量子化に関する知見
・オシロスコープやロジックアナライザを用いたハードウェアデバッグの知見
・PCIe Gen3/4 や NVMe, RoCE などの高速プロトコルの実装経験
・Python または C/C++ を用いた検証環境(UVM等)の構築経験
■求める人物像
・回路の効率性、性能限界に挑むことに妥協しない方
・自分の回路がシステム全体(上位アプリ)の中でどう機能するかを意識して設計できる方
・タイミングエラーや通信不具合に対し、論理的な仮説を立てて粘り強く解決できる方
・ソフトウェアエンジニアと対等に議論し、互いの領域を尊重しながら最適な境界線を模索できる方
・FPGA業界の最新トレンドや、新しいアーキテクチャを試すことに貪欲な方
・前例のない複雑な処理のハードウェア化に対しても、前向きに取り組める方
語学力
英語力:
不要
勤務時間
残業時間:有
就業時間:標準 9:00-17:30(7.5時間)
休憩時間:60分
就業時間:標準 9:00-17:30(7.5時間)
休憩時間:60分
勤務地
東京都
勤務地詳細
東京都品川区大崎1-2-2アートヴィレッジ大崎セントラルタワー
※リモートワークを導入しています(ロケーションフリー制度あり)
※本社及び全国の拠点、顧客先での勤務の可能性があります。
※リモートワークを導入しています(ロケーションフリー制度あり)
※本社及び全国の拠点、顧客先での勤務の可能性があります。
働き方
部分的にリモートワーク可
雇用形態
正社員
試用期間
試用期間の有無:
有
6 ヶ月
6 ヶ月
この求人にご興味をお持ちの方は
「転職支援サービス」にお申し込みください。
求人情報は変更が入り次第速やかに更新しています。また定期的(1~3ヵ月毎)に最新情報を確認し、更新しています。